כל הפוסטים באלקטרוניקה ספרתית

תפקוד הדיודה 0

נניח שהמוצא היה '0' ונותנים דירבון, מתח המוצא יעלה ל-'1' לוגי וישאר במצב הזה כל עוד הקבל לא מגיע ל-1/2Vcc .בדיוק ברגע זה במבוא A2 יש 1/2Vcc השער A2 מבין שיש לו '1' לוגי בכניסה ולכן במוצאו יהיה '0'. בנתיים הדירבון נגמר ו-2 המבואות של A1 במצב של '0' לוגי

מימוש חד יציב באמצעות שערי CMOS

טבלת אמת של שער NOR ו- NOT הסבר המעגל במצבו היציב נניח שבמוצא '0' לוגי. לכן Vi2 גם '0' לוגי, Vi1 גם '0' לוגי כי עדיין לא התרחש דירבון. מוצא השער הראשון A1 יהיה '1' לוגי (שער NOR). אחד לוגי בCMOS זה למעשה Vcc ולכן הפרש הפוטנציאלים בין Vcc ל-

אל יציב באמצעות 555

אל יציב זהו מעגל שיש לו 2 מצבים יציבים במוצא '1' לוגי ו-'0' לוגי. ברגע שחיברנו את המעגל למתח הוא מוציא סדרת דפקים אין סופית. האב יציב אינו זקוק לדירבון! הוא מפסיק לייצר דפקים כאשר מנתקים לו את מקור המתח. אופן הפעולה: נניח שהמוצא '0', המוצא Q של ה-SR יהיה

טבלת אמת של דלגלג SR-FF

S = SET R = RESET כאשר ניתן ברגל RESET אפס לוגי, מוצא הדלגלג יתאפס ללא שום קשר למבואותיו. מעגל מוצא דואג לספק זרם למוצא, הוא גם הופך מופע, זאת אומרת אם מוצא הדלגלג '1' לוגי מעגל המוצא הוא '0' לוגי. זרם המוצא של ה-555 הוא עד 200mA. מתחי האספקה

חד יציב באמצעות 555

*במעגל יש נגד וקבל בהתאם לשרטוט. במצב היציב אין דירבון, זאת אומרת שרגל 2 במצב Vcc אם נסתכל על comp2 ברגל החיובית ממתין 1/3Vcc וברגל השלילית יש לנו Vcc, זאת אומרת ש V(-)>V(+)      a    ולכן מוצא המשווה של comp2 שווה ל-0 וב-comp1 ברגל השלילית שלו ממתין 2/3Vcc.

מעגל משולב 555

ה-555 הוא מעגל משולב שיש לו 8 רגליים כמתואר בסרטוט. הוא נקרא כך כי הוא מורכב משלושה נגדים של 5K אוהם. המתח על הנגד התחתון R3 שווה ל- 1/3Vcc, המתח על שני הנגדים התחתונים שווה ל- 2/3Vcc והמתח על שלושת הנגדים הוא שווה ל 1Vcc . המשווים comp1 ו- comp2

חד יציב ואל יציב

חד יציב הוא מעגל אלקטרוני שיודע להוציא דופק אחד בלבד! הדופק יוצא במוצא רק כאשר נותנים דירבון בכניסה. אל-יציב הוא מעגל שכאשר מחברים אותו למתח הוא מוציא סדרת דפקים אינסופית. אין צורך בדירבון. הדפקים יופסקו רק כאשר מנתקים את המעגל ממקור המתח. באל יציב, ניתן לתכנן את הזמן שהדופק יהיה

מבוא לרבי רטט

א. רב רטט דו יציב – F.F. – במוצא '0'/'1' (לוגי), שינוי ע"י דרבון חיצוני. ב. רב רטט חד יציב – מצב קבוע אחד, ע"י דרבון חיצוני משנים את מצבו לפרק זמן מסוים. ג. רב רטט אל יציב – אין מצב יציב, המצב מתחלף לסירוגין אוטומטי. שימוש ברבי-רטט נעשה באמצעות

ממיר D/A – חלק ראשון

נוסחאות שצריך לזכור: Vout = -I*Rf Vout = -Vref*(D0/2+D1/4+D2/8+D3/16…)               a Vlsb = Vref/2^n Vout-Vref=Vlsb Vmax=Vout-Vlsb bits=2^n   תרגיל דוגמה: נתון: ממיר A/D , הממיר בעל 4 סיביות, Vref=10V. חשב את ה-Vout עבור המצבים הבאים: א. 0000 ב. 0001 ג. 1000 ד. 1111   הממיר