מימוש חד יציב באמצעות שערי CMOS

טבלת אמת של שער NOR ו- NOT

הסבר המעגל במצבו היציב

נניח שבמוצא '0' לוגי. לכן Vi2 גם '0' לוגי, Vi1 גם '0' לוגי כי עדיין לא התרחש דירבון. מוצא השער הראשון A1 יהיה '1' לוגי (שער NOR). אחד לוגי בCMOS זה למעשה Vcc ולכן הפרש הפוטנציאלים בין Vcc ל- Vo1 שווה לאפס ולכן לא זורם דרך הקבל זרם, המתח על פניו 0V, לכן הקבל מתנהג בקצר והמתח המוצאו של Vo1 עובר ל- Vo2 ( אחד לוגי). לכן מוצא המהפך יהיה '0'. זאת אומרת ההנחה שהנחנו שהמוצא '0' נכונה. כך שלמעשה ניתחנו את המצב היציב.

 

הסבר המעגל במצבו הלא יציב

כעת נותנים דירבון קצר וחיובי.

מוצא A1 משנה את מצבו ל-'0' ולכן נוצר כביכול טרנזייט, כלומר שינוי מפתאומי מ-'1' ל-'0'.

הקבל מהווה קצר לטרנזייט (HPF) ה-'0' לוגי נגיע לכניסת השער השני, המוצא עולה ל-'1' לוגי. המוצא ישאר במצב זה עד שהקבל יטען ל-Vt השווה ל- 1/2Vcc ואז השער A2 יבין שיש לו בכניסה '1' לוגי והמוצא מתאפס.

הזמן שהמוצא יהיה ב-'1' לוגי זהו הזמן שלוקח לקבל להיטען מ-0 עד ל-1/2Vcc.

האם מאמר זה עזר לך?

סיכומים נוספים:

דילוג לתוכן