כל הפוסטים ביציב

מימוש חד יציב באמצעות שערי CMOS

טבלת אמת של שער NOR ו- NOT הסבר המעגל במצבו היציב נניח שבמוצא '0' לוגי. לכן Vi2 גם '0' לוגי, Vi1 גם '0' לוגי כי עדיין לא התרחש דירבון. מוצא השער הראשון A1 יהיה '1' לוגי (שער NOR). אחד לוגי בCMOS זה למעשה Vcc ולכן הפרש הפוטנציאלים בין Vcc ל-

אל יציב באמצעות 555

אל יציב זהו מעגל שיש לו 2 מצבים יציבים במוצא '1' לוגי ו-'0' לוגי. ברגע שחיברנו את המעגל למתח הוא מוציא סדרת דפקים אין סופית. האב יציב אינו זקוק לדירבון! הוא מפסיק לייצר דפקים כאשר מנתקים לו את מקור המתח. אופן הפעולה: נניח שהמוצא '0', המוצא Q של ה-SR יהיה

טבלת אמת של דלגלג SR-FF

S = SET R = RESET כאשר ניתן ברגל RESET אפס לוגי, מוצא הדלגלג יתאפס ללא שום קשר למבואותיו. מעגל מוצא דואג לספק זרם למוצא, הוא גם הופך מופע, זאת אומרת אם מוצא הדלגלג '1' לוגי מעגל המוצא הוא '0' לוגי. זרם המוצא של ה-555 הוא עד 200mA. מתחי האספקה

חד יציב ואל יציב

חד יציב הוא מעגל אלקטרוני שיודע להוציא דופק אחד בלבד! הדופק יוצא במוצא רק כאשר נותנים דירבון בכניסה. אל-יציב הוא מעגל שכאשר מחברים אותו למתח הוא מוציא סדרת דפקים אינסופית. אין צורך בדירבון. הדפקים יופסקו רק כאשר מנתקים את המעגל ממקור המתח. באל יציב, ניתן לתכנן את הזמן שהדופק יהיה